SystemVerilog randomize 制約 implication(->) , if , solve
implication(->)
「->」は expressionが真であれば、constraint_setを満たす。偽ならdont careの場合に使用します。
expressionが真であればconstraint...
SystemVerilog SystemVerilog